一、薄膜沉積設(shè)備行業(yè)簡(jiǎn)介

薄膜沉積是指在硅片等襯底上沉積待處理的薄膜材料，所沉積薄膜材料主要是二氧化硅、氮化硅、多晶硅等非金屬以及銅等金屬，沉積膜可為無定形、多晶的或者單晶。

二、薄膜沉積設(shè)備分類

薄膜沉積設(shè)備主要負(fù)責(zé)各工藝步驟中的介質(zhì)層與金屬層的沉積，包括CVD(化學(xué)氣相沉積)、PVD(物理氣相沉積)和ALD(原子層沉積)等，其中ALD屬于CVD的分支。按照沉積工藝不同，薄膜沉積設(shè)備分為CVD設(shè)備、PVD設(shè)備和ALD設(shè)備。

1、物理氣相沉積

物理氣相沉積（PVD設(shè)備）是以物理機(jī)制來進(jìn)行薄膜沉積技術(shù)，過程不涉及化學(xué)反應(yīng)，主要包括蒸鍍、濺鍍、電弧等離子體鍍膜、離子鍍膜、分子束外延鍍膜等幾大類。

蒸鍍是指在高真空腔體中通過電阻、電子束、高頻感應(yīng)、電弧和激光等蒸鍍?cè)磳?duì)蒸鍍材料進(jìn)行加熱，使之達(dá)到熔化、氣化溫度，使蒸鍍材料的原子或分子從其表面氣化逸出形成蒸汽流，入射到待蒸鍍基板表面，凝結(jié)形成固態(tài)薄膜的的一種鍍膜技術(shù)。

濺鍍通常指磁控濺鍍，是指利用帶電荷的粒子在電場(chǎng)中加速后具有一定動(dòng)能的特點(diǎn)，在1.3×10-3Pa的真空狀態(tài)充入惰性氣體，并在基材(陽極)和金屬靶材(陰極)之間加上高壓直流電，由于輝光放電產(chǎn)生的電子激發(fā)惰性氣體，產(chǎn)生等離子體，將金屬靶材的原子轟出，沉積在基材上。

分子束外延(MBE)是是一種特殊的真空鍍膜工藝，即沿襯底材料晶軸方向逐層生長(zhǎng)薄膜。MBE可制備幾十個(gè)原子層的單晶薄膜，以及交替生長(zhǎng)不同組分、不同摻雜的薄膜而形成超薄層量子顯微結(jié)構(gòu)材料。

2、化學(xué)氣相沉積

化學(xué)氣相沉積（CVD設(shè)備）是通過化學(xué)反應(yīng)的方式，利用加熱、等離子或光輻射等各種能源，在反應(yīng)器內(nèi)使氣態(tài)或蒸汽狀態(tài)的化學(xué)物質(zhì)在氣相或氣固界面上經(jīng)化學(xué)反應(yīng)形成固態(tài)沉積物的技術(shù)，是一種通過氣體混合的化學(xué)反應(yīng)在硅片表面沉積薄膜的工藝，可應(yīng)用于絕緣薄膜、硬掩模層以及金屬膜層的沉積。

3、原子層沉積

原子層沉積(ALD)是可以將物質(zhì)以單原子膜形式過循環(huán)反應(yīng)逐層沉積在基底表面，形成對(duì)復(fù)雜形貌的基底表面全覆蓋成膜的方法。在ALD工藝過程中，通過將不同的反應(yīng)前驅(qū)體以氣體脈沖的形式交替送入反應(yīng)室中，因此具有自限制生長(zhǎng)的特點(diǎn)，可精確控制薄膜的厚度，制備的薄膜具有均勻的厚度和優(yōu)異的一致性，臺(tái)階覆蓋率高，特別適合深槽結(jié)構(gòu)中的薄膜生長(zhǎng)，對(duì)于多維結(jié)構(gòu)體表面精確成膜需求具有不可替代的應(yīng)用。由于ALD設(shè)備可以實(shí)現(xiàn)高深寬比、極窄溝槽開口的優(yōu)異臺(tái)階覆蓋率及精確薄膜厚度控制，因此在結(jié)構(gòu)復(fù)雜、薄膜厚度要求精準(zhǔn)的先進(jìn)邏輯芯片、DRAM和3DNAND制造中，ALD是必不可少的核心設(shè)備之一。

三、中國(guó)薄膜沉積設(shè)備行業(yè)發(fā)展現(xiàn)狀

目前國(guó)內(nèi)布局沉積設(shè)備的廠商主要有沈陽拓荊、北方華創(chuàng)、中微公司與盛美上海，其中沈陽拓荊布局PECVD、SACVD以及ALD，產(chǎn)品已廣泛應(yīng)用于國(guó)內(nèi)14nm以上晶圓制造產(chǎn)線；北方華創(chuàng)布局PVD、APCVD、APCVD以及用于功率等的PECVD、ALD，其中PVD設(shè)備獨(dú)領(lǐng)風(fēng)騷；中微公司2022年新的針對(duì)MiniLED市場(chǎng)的MOCVD將實(shí)現(xiàn)0-1放量，WLPCVD研發(fā)也取得突出進(jìn)展；盛美上海前道大馬士革ECD設(shè)備已實(shí)現(xiàn)批量訂單；SiNLPCVD客戶端進(jìn)行量產(chǎn)認(rèn)證，未來有望放量賦能。數(shù)據(jù)顯示，2023年中國(guó)薄膜沉積設(shè)備行業(yè)市場(chǎng)規(guī)模約80億美元。

圖表：2021-2023年中國(guó)薄膜沉積設(shè)備行業(yè)市場(chǎng)規(guī)模

四、薄膜沉積設(shè)備行業(yè)發(fā)展前景

隨著集成電路制造不斷向更先進(jìn)工藝發(fā)展，單位面積集成的電路規(guī)模不斷擴(kuò)大，芯片內(nèi)部立體結(jié)構(gòu)日趨復(fù)雜，所需要的薄膜層數(shù)越來越多，對(duì)絕緣介質(zhì)薄膜、導(dǎo)電金屬薄膜的材料種類和性能參數(shù)不斷提出新的要求。在90nmCMOS工藝大約需要40道薄膜沉積工序。在3nmFinFET工藝產(chǎn)線，則超過100道薄膜沉積工序，涉及的薄膜材料由6種增加到近20種，對(duì)于薄膜顆粒的要求也由微米級(jí)提高到納米級(jí)。只有薄膜沉積設(shè)備的不斷創(chuàng)新和進(jìn)步才能支撐集成電路制造工藝向更小制程發(fā)展。

目前，半導(dǎo)體行業(yè)的薄膜沉積設(shè)備中，PVD設(shè)備與CVD設(shè)備均已初步實(shí)現(xiàn)國(guó)產(chǎn)化，而ALD設(shè)備作為先進(jìn)制程所必須的工藝設(shè)備，在大規(guī)模量產(chǎn)方面國(guó)內(nèi)廠商尚未形成突破。當(dāng)技術(shù)節(jié)點(diǎn)向14納米甚至更小的方向升級(jí)時(shí)，與PVD設(shè)備和CVD設(shè)備相比，ALD設(shè)備的必要性更加凸顯。面對(duì)半導(dǎo)體設(shè)備向高精度化與高集成化方向發(fā)展的趨勢(shì)，以及國(guó)產(chǎn)化進(jìn)程加快的背景下，國(guó)產(chǎn)半導(dǎo)體ALD設(shè)備迎來前所未有的發(fā)展契機(jī)。

《2024-2029年中國(guó)半導(dǎo)體設(shè)備行業(yè)市場(chǎng)分析及發(fā)展前景預(yù)測(cè)報(bào)告》由中研普華產(chǎn)業(yè)研究院撰寫，本報(bào)告對(duì)該行業(yè)的供需狀況、發(fā)展現(xiàn)狀、行業(yè)發(fā)展變化等進(jìn)行了分析，重點(diǎn)分析了行業(yè)的發(fā)展現(xiàn)狀、如何面對(duì)行業(yè)的發(fā)展挑戰(zhàn)、行業(yè)的發(fā)展建議、行業(yè)競(jìng)爭(zhēng)力，以及行業(yè)的投資分析和趨勢(shì)預(yù)測(cè)等等。報(bào)告還綜合了行業(yè)的整體發(fā)展動(dòng)態(tài)，對(duì)行業(yè)在產(chǎn)品方面提供了參考建議和具體解決辦法。